扣式磁环微控制器首要选用高速CMOS技能制作。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗适当高，高速CMOS电路的输出端都有适当的带载才能，即适当大的输出值，将一个门的输出端经过一段很长线引到输入阻抗适当高的输入端，反射疑问就很严峻，它会导致信号畸变，添加体系噪声。当Tpd＞Tr时，就成了一个传输线疑问，有必要思考信号反射，阻抗匹配等疑问。
   信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板资料的介电常数有关。能够粗略地以为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的体系中常用逻辑电话元件的Tr（规范延迟时间）为3到18ns之间。扣式磁环在印制线路板上，信号经过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超越25cm。
   并且过孔数目也应尽量少，最佳不多于2个。当信号的上升时间快于信号延迟时间，就要依照快电子学处置。此刻要思考传输线的阻抗匹配，关于一块印刷线路板上的集成块之间的信号传输，要防止呈现Td＞Trd的状况，印刷线路板越大体系的速度就越不能太快。